TFPX-Electronics Technical Overview Andrew Ivanov, Kansas State - - PowerPoint PPT Presentation

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡1 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

TFPX-Electronics Technical Overview

Andrew ¡Ivanov, ¡Kansas ¡State ¡University ¡ Forward ¡Pixel ¡Technical ¡Review ¡ Fermilab, ¡Sep. ¡14-­‑15, ¡2017 ¡ L3 ¡Manager] ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡2 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ Biographical ¡sketch ¡ § WBS ¡Structure ¡ § Requirements ¡ § Development ¡Plan ¡ § ConstrucUon ¡Schedule ¡ § QA/QC ¡ § Summary ¡

Outline

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡3 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

Biographical Sketch

§ Andrew ¡Ivanov ¡

§ Associate ¡Professor, ¡Kansas ¡State ¡University, ¡2009-­‑ ¡

§ L3 ¡Manager ¡for ¡TFPX ¡Electronics, ¡2016-­‑ ¡ § CMS ¡B2G-­‑VHF ¡Convener, ¡2016-­‑ ¡ § DoE ¡Early ¡Career ¡Award, ¡2013-­‑2018 ¡

§ Experience ¡with ¡design/construcUon/commissioning ¡: ¡

§ CMS ¡Phase ¡I ¡Upgrade ¡FPIX ¡detector ¡(TBM, ¡Pixel ¡FEC) ¡ § CDF, ¡Level-­‑2 ¡Track ¡Trigger ¡Upgrade ¡(Electronics, ¡Sobware) ¡

§ Postdoc, ¡UC ¡Davis ¡2005-­‑09 ¡

§ CDF ¡SUSY ¡Convener ¡(2008-­‑09) ¡ § CDF ¡Top ¡ProperUes ¡Convener(2007-­‑08) ¡

§ Ph.D., ¡U ¡of ¡Rochester ¡2004 ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡4 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ 402.7.5.1 ¡Portcard ¡ ¡-­‑ ¡design ¡of ¡the ¡module ¡converUng ¡electrical ¡ signal ¡into ¡opUcal ¡ § 402.7.5.2 ¡Interconnects ¡-­‑ ¡ ¡high-­‑bandwidth ¡e-­‑links, ¡HDI, ¡opUcal ¡fibers ¡ § 402.7.5.3 ¡Power ¡-­‑ ¡design ¡of ¡powering ¡scheme, ¡HV/LV ¡cables ¡ § 402.7.5.4 ¡DAQ ¡-­‑ ¡design ¡of ¡the ¡back-­‑end ¡electronics, ¡processing ¡and ¡ sending ¡the ¡data ¡to ¡the ¡CMS ¡DAQ ¡ § 402.7.5.4 ¡Test ¡System ¡Setups ¡

TFPX Electronics WBS

HV cables LV cables HDI

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡5 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

Participating Institutions

§ Rice: ¡ ¡

§ Port-­‑card, ¡HDI ¡design, ¡DAQ ¡firmware ¡

§ University ¡of ¡Kansas: ¡

§ E-­‑links ¡

§ Cornell: ¡

§ Connectors, ¡HV, ¡LV, ¡serial ¡power ¡

§ University ¡of ¡Illinois, ¡Chicago: ¡

§ HDI ¡and ¡RD53a ¡tesUng ¡

§ Boston ¡University: ¡

§ Back-­‑end ¡DAQ ¡board ¡hardware ¡

§ Kansas ¡State ¡University: ¡

§ Module ¡test ¡board, ¡RD53a ¡probe ¡card, ¡DAQ ¡firmware ¡

§ Vanderbilt: ¡

§ DAQ ¡firmware ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡6 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ Electronics ¡

§ High-­‑bandwidth ¡data ¡throughput ¡from ¡fine ¡pixel ¡granularity ¡

§ ~100 ¡higher ¡data ¡volume ¡than ¡at ¡LHC ¡

§ High ¡trigger ¡rates ¡: ¡100 ¡kHz ¡-­‑> ¡750 ¡kHz ¡ § Space ¡constraints, ¡material ¡budget ¡ § Very ¡high ¡radiaUon-­‑tolerant ¡ ¡

§ ~100 ¡Mrad ¡over ¡10 ¡years ¡at ¡the ¡service ¡cylinder ¡

§ Robustness ¡and ¡redundancy ¡

Requirements

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡7 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ Portcard ¡ ¡

§ Module ¡converUng ¡electrical ¡signal ¡to ¡opUcal ¡ § LpGBT ¡chip ¡– ¡common ¡across ¡CMS ¡sub-­‑detector ¡

§ One ¡per ¡port-­‑card ¡ § Up ¡to ¡7x1.28Gbits/s ¡x ¡data ¡throughput ¡ § Provides ¡electrical-­‑to-­‑opUcal ¡conversion ¡ § 1.25V, ¡0.6A, ¡0.75 ¡W, ¡DC ¡Power ¡

§ VTRx ¡chip ¡-­‑ ¡opUcal ¡transceiver, ¡common ¡to ¡CMS

+ATLAS, ¡laser ¡driver ¡is ¡suscepUble ¡to ¡high ¡ radiaUon, ¡radiaUon ¡tolerance ¡of ¡~50 ¡Mrad ¡ ¡

§ 2.55 ¡V, ¡0.12A, ¡DC ¡Power, ¡one ¡chip ¡per ¡port-­‑card ¡

§ DCDC ¡convertor ¡

§ Two-­‑stage ¡DC-­‑DC ¡conversion ¡scheme ¡to ¡provide ¡

lower ¡voltage, ¡higher ¡current ¡at ¡the ¡same ¡power ¡

§ upFEAST ¡(11V-­‑>2.55V), ¡DCDC2S(2.55V-­‑>1.25V) ¡ § Supplies ¡Low ¡Voltage ¡to ¡LpGBT ¡& ¡VL+ ¡per ¡1(or ¡2) ¡

port-­‑cards ¡

§ Redundancy ¡to ¡achieve ¡higher ¡reliability ¡of ¡the ¡

system ¡

Portcard

VersaUle ¡Link+ ¡ LpGBT ¡ Paddleboard ¡to ¡interface ¡ twisted-­‑pair ¡cables ¡to ¡ flex ¡circuit ¡ ¡

• C. ¡Strohman ¡(Cornell ¡U) ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡8 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ Read-­‑out ¡e-­‑links ¡

§ Provide ¡high-­‑speed ¡and ¡high-­‑volume ¡data ¡transfer ¡from ¡high-­‑resoluUon ¡

pixel ¡ROCs ¡to ¡opUcal ¡conversion ¡components ¡

§ Based ¡on ¡the ¡simulated ¡data ¡rates ¡at ¡PU=200, ¡expect ¡3,2,2,1 ¡e-­‑links ¡per ¡

module ¡at ¡rings ¡R1, ¡R2, ¡R3, ¡and ¡R4 ¡

§ Low-­‑mass ¡flex ¡or ¡twisted ¡pair ¡cables ¡providing ¡1.28 ¡Gbs ¡data ¡rates ¡ § Minimal ¡cross-­‑talk ¡in ¡cable ¡bundles ¡ § Robust ¡cable ¡material ¡and ¡connectors/soldering ¡

§ Control ¡links ¡

§ Provide ¡clock ¡and ¡trigger ¡informaUon ¡to ¡the ¡pixel ¡readout ¡chips, ¡real-­‑

Ume ¡commands ¡and ¡configuraUon ¡

§ IdenUcal ¡to ¡high-­‑speed ¡e-­‑links, ¡expected ¡to ¡run ¡at ¡lower ¡speeds ¡ § One ¡per ¡module ¡at ¡160 ¡Mbs ¡

§ Cable ¡Mass ¡and ¡Density ¡Budget ¡

§ RelaUvely ¡short ¡for ¡TFPX ¡~0.2-­‑0.3m ¡ § Copper ¡is ¡preferred ¡to ¡Al ¡due ¡to ¡fragility ¡of ¡Al, ¡Copper ¡cladded ¡Al(?) ¡ § Choice ¡is ¡driven ¡by ¡space ¡constraints, ¡bending ¡flexibility ¡

§ HDI ¡Flex ¡Circuit ¡

§ Shielding ¡for ¡good ¡performance, ¡low ¡bit ¡error ¡rate ¡ § Grounding, ¡no ¡fixed ¡ground ¡potenUal, ¡serial ¡powering ¡

Interconnects

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡9 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

Power

§ Front-­‑End ¡Serial ¡Power ¡

§ Conceptual ¡design ¡stage ¡: ¡no ¡

common ¡ground ¡

§ Serial ¡power ¡chain ¡of ¡8-­‑10 ¡pixel ¡

modules ¡with ¡2-­‑4 ¡ROCs ¡per ¡module. ¡ ¡ The ¡integrated ¡Shunt-­‑LDO ¡regulator ¡ for ¡constant ¡current/power. ¡Serial ¡ current/power ¡4A/15W ¡for ¡1x2 ¡and ¡ 8A/35W ¡for ¡2x2 ¡modules. ¡ ¡

§ Extreme ¡rate ¡requirements ¡suggest ¡

low ¡supply ¡voltage ¡(1.2V) ¡and ¡high ¡ currents ¡(2A) ¡per ¡chips. ¡ ¡

§ Serial ¡Power ¡Supply ¡

§ Constant ¡current ¡for ¡serial ¡power ¡

chain, ¡up ¡to ¡10 ¡A, ¡up ¡to ¡18 ¡V ¡

§ Serial ¡Power ¡Wires ¡

§ Based ¡on ¡power ¡dissipaUon ¡ ¡ § 2 ¡per ¡power ¡supply. ¡ ¡ § Connectors, ¡shielding ¡ ¡

§ Serial ¡power ¡chain ¡with ¡LV ¡for ¡ port-­‑card, ¡ ¡with ¡HV ¡for ¡sensors ¡ § 1 ¡DCDC ¡per ¡1-­‑4 ¡LpGBT ¡

§ 1:1 ¡provides ¡beoer ¡robustness ¡with ¡ some ¡redundancy ¡

¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡10 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ OpUcal ¡link ¡data ¡rates ¡

§ 10 ¡Gbps ¡for ¡uplink, ¡2.5 ¡Gbs ¡for ¡downlink ¡ § Provide ¡sufficient ¡bandwidth ¡to ¡BE ¡crates ¡ § Maximum ¡bandwidth ¡occupancy ¡is ¡near ¡~50% ¡at ¡PU=200 ¡

§ DTC ¡board ¡

§ Based ¡on ¡ATCA ¡blade ¡including ¡Rear ¡TransiUon ¡Module ¡ § Phase2 ¡standard ¡for ¡readout ¡electronics ¡ § 72 ¡opUcal ¡links ¡(I/O ¡up ¡to ¡720 ¡Gbps) ¡ § High ¡data ¡volume ¡output ¡ § MGT ¡link ¡design ¡(16G) ¡ § Xilinx ¡Kintex ¡Ultrascale ¡FPGA ¡

§ DTC ¡firmware ¡

§ New ¡key ¡elements ¡

Back-end DAQ

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡11 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

Development Plan

§ InternaUonal ¡partners: ¡ ¡ § CERN ¡(ASIC ¡chip ¡development: ¡LpGBT, ¡VTRx ¡– ¡opUcs, ¡DCDC ¡ conversion: ¡upFEAST, ¡DCDC2S) ¡ § Milestones ¡( ¡in ¡part ¡depend ¡on ¡CERN ¡chips ¡availability): ¡ § Aug ¡2017 ¡-­‑ ¡ ¡Preliminary ¡portcard ¡design ¡and ¡test ¡infrastructure ¡ ready ¡ ¡

¡ ¡=> ¡ ¡Milestone ¡met ¡ ¡

§ ¡Jun ¡2018 ¡-­‑ ¡ ¡Design ¡and ¡procure ¡prototype ¡HDI ¡ § Dec ¡2018 ¡– ¡Design ¡and ¡fabricate ¡pre-­‑producUon ¡portcard ¡with ¡ LpGBT ¡and ¡upFEAST, ¡etc ¡ § Dec ¡2019 ¡– ¡Build ¡DAQ ¡test ¡stand, ¡custom ¡pixel ¡DTC ¡board, ¡DTC ¡ firmware ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡12 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ Aug ¡2017 ¡-­‑ ¡ ¡Preliminary ¡portcard ¡design ¡and ¡test ¡ infrastructure ¡ready ¡– ¡Milestone ¡met ¡

§ Built ¡the ¡FMC ¡card ¡based ¡on ¡GBTx ¡(upgradable ¡to ¡

LpGBTx ¡when ¡available) ¡

§ Set ¡up ¡the ¡test ¡system ¡with ¡loop-­‑back ¡test ¡board ¡using ¡

Xlinx ¡KC705 ¡and ¡VC707 ¡

Development Plan

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡13 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

Construction phase

§ The ¡Electronics ¡R&D ¡effort ¡is ¡factorized ¡across ¡several ¡insUtuUons ¡ focusing ¡on ¡development ¡of ¡different ¡electronics ¡components ¡ § Port-­‑card ¡(Rice, ¡KU, ¡Cornell) ¡

§ Design, ¡fabricate, ¡test, ¡employ ¡in ¡DAQ ¡test-­‑stands ¡

§ E-­‑links, ¡connectors ¡(Rice, ¡KU, ¡Cornell) ¡

§ Evaluate ¡commercial ¡opUons, ¡customize ¡if ¡necessary, ¡test ¡

§ Power ¡(Cornell) ¡

§ Design, ¡test, ¡LV, ¡HV, ¡serial ¡chains ¡ ¡

§ HDI ¡(Rice, ¡Purdue, ¡UIC, ¡SUNY ¡Buffalo) ¡

§ Design, ¡qualify, ¡test ¡

§ DTB ¡(KSU) ¡

§ Design, ¡employ ¡in ¡module ¡tesUng ¡

§ DAQ ¡(Boston, ¡Rice, ¡KSU, ¡Vanderbilt) ¡

§ Design ¡custom ¡ATCA ¡board ¡with ¡rear ¡transiUon ¡module, ¡write ¡and ¡test ¡firmware ¡

§ Ship ¡to ¡Cornell ¡and ¡Assemble ¡full ¡DAQ ¡read-­‑out ¡chain ¡for ¡Integrated ¡ tesUng ¡ § IdenUfy ¡and ¡potenUal ¡problems, ¡improve ¡design ¡before ¡launching ¡a ¡full ¡ producUon ¡ § Ship ¡to ¡CERN ¡

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡14 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ How ¡is ¡QA ¡integrated ¡in ¡the ¡R&D ¡and ¡QC ¡part ¡of ¡the ¡ construcUon ¡ § Quality ¡Assurance ¡

§ TesUng ¡individual ¡electronics ¡components ¡at ¡the ¡insUtuUons ¡ § IdenUfy ¡potenUal ¡problems ¡early, ¡minimize ¡the ¡impact ¡to ¡cost ¡

and ¡schedule ¡

§ Perform ¡irradiaUon ¡studies ¡to ¡assure ¡radiaUon ¡tolerance ¡of ¡

developed ¡electronics ¡

§ RequesUng ¡full ¡producUon ¡aber ¡saUsfactory ¡test ¡results ¡

¡

§ Quality ¡Control: ¡ ¡

§ Perform ¡‘burn-­‑in’ ¡tests ¡ § Maintain ¡central ¡database ¡to ¡track ¡components ¡through ¡the ¡

assembly ¡and ¡tesUng ¡

§ Assembly ¡and ¡test ¡of ¡the ¡full ¡DAQ ¡read-­‑out ¡chain ¡at ¡Cornell ¡

prior ¡to ¡shipping ¡to ¡CERN ¡

Quality Assurance / Control

• A. ¡Ivanov ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡TFPX ¡Electronics ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Technical ¡Review ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Fermilab, ¡Batavia ¡IL ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡Sep. ¡14-­‑15, ¡2017 ¡ ¡ ¡p. ¡15 ¡ ¡ ¡ ¡ ¡ ¡ ¡ ¡

§ TFPX ¡is ¡criUcal ¡for ¡ ¡HL-­‑LHC ¡physics ¡ § US ¡parUcipaUon ¡matches ¡exisUng ¡experUse ¡ § Technical ¡specificaUons ¡are ¡determined ¡ appropriately ¡for ¡the ¡current ¡stage ¡of ¡project ¡ preparaUon ¡ § DocumentaUon ¡in ¡place ¡for ¡project ¡planning ¡and ¡ execuUon ¡ § R&D ¡is ¡under ¡way ¡

Summary