SLIDE 29 Lars ¡Malmgren, ¡ESS ¡Presenta7on, ¡22 ¡March ¡2013 ¡ 29 ¡
Analog Front End Up Conversion
Tetrode
MO 100MHz 80MHz 80MHz
Tuning Control Loop
Motor Controller
10 RF Diagnostic Signals
IQ Ctrl DC
8 ADCs 80MHz 16 ADCs 80MHz FPGA - Digital IQ
Demodulation and Control Loops
Control Inputs Diagnostics Inputs
RF Cavity Voltage RF Cavity Forward Power 10 RF Diagnostic Signals 8DACs 80MHz FPGA
Digital IQ Demodulation
RF Cavity Voltage RF Cavity Forward Power CAVITY CAVITY
Tetrode Tetrode Tetrode
100MHz
Host PC Windows cPCI Bus Digital I/O
Pin Switch Vacuum & Arcs Interlocks
VCXO PLL Clock
Digital Boards
Amplitude ¡and ¡Phase ¡ loops ¡ ¡ Tuning ¡Loop ¡
- RF ¡Diagnos7cs ¡
- Extra ¡U7li7es ¡
Fast ¡Interlock ¡ Automa7c ¡Condi7oning ¡ Automa7c ¡Startup ¡
and ¡Tested ¡at ¡MAX-‑lab ¡
- First ¡Successful ¡tests ¡
with ¡Beam ¡at ¡MAX-‑III ¡ in ¡September ¡2011. ¡ 200 ¡mA ¡ramped ¡with ¡ voltage ¡and ¡frequency ¡ loops ¡engaged. ¡
Design ¡by ¡A.Solom ¡
Digital ¡Low ¡Level ¡RF ¡