Stability and Scalability in Global Rou0ng S. K. Han 1 , - - PowerPoint PPT Presentation
Stability and Scalability in Global Rou0ng S. K. Han 1 , K. Jeong 1 , A. B. Kahng 1,2 and J. Lu 2 1 ECE Department, UC San Diego 2 CSE Department,
¡
¡
1ECE ¡Department, ¡UC ¡San ¡Diego
¡
2CSE ¡Department, ¡UC ¡San ¡Diego
¡ ¡ System-‑Level ¡Interconnect ¡Predic0on ¡Workshop ¡ June ¡5, ¡2011 ¡
UCSD VLSI CAD Laboratory – SLIP 2011
1
l Mo0va0on ¡ l Rou0ng ¡Es0ma0on ¡ l Experiments ¡ l Conclusions ¡
UCSD VLSI CAD Laboratory – SLIP 2011
2
UCSD VLSI CAD Laboratory – SLIP 2011
3
l Must ¡avoid ¡unroutable ¡placement ¡results ¡
l Loop ¡back ¡to ¡placement ¡aSer ¡rou0ng ¡fails ¡== ¡too ¡expensive! ¡
l Routability ¡determina0on ¡during ¡placement ¡is ¡cri0cal ¡
l Built-‑in ¡conges0on ¡es0mators ¡in ¡modern ¡placers ¡
Placement ¡Result ¡ Rou0ng ¡Result ¡
UCSD VLSI CAD Laboratory – SLIP 2011
4
l Sta0c, ¡non-‑construc0ve ¡
l Fixed ¡L-‑Z ¡shape ¡models ¡ l Equal-‑probability ¡models ¡ l #bends-‑based ¡probabilis0c ¡models ¡ l Testcase-‑independent ¡models ¡
l Construc0ve ¡
l Integrated ¡global ¡router ¡(under ¡the ¡hood ¡of ¡placement ¡tool) ¡ l Helps ¡P&R ¡convergence ¡
l One ¡way ¡to ¡answer ¡this ¡ques0on: ¡ ¡How ¡noisy ¡or ¡
l We ¡experimentally ¡assess ¡“inherent ¡unpredictability”: ¡
l Rou0ng ¡grid ¡offset ¡noise ¡ l Rou0ng ¡resource ¡noise ¡ l Rou0ng ¡instance ¡scaling ¡
l We ¡discover ¡stability, ¡scalability ¡limits ¡of ¡global ¡routers ¡
UCSD VLSI CAD Laboratory – SLIP 2011
5
l Rou0ng ¡quality ¡metrics ¡
l TOF ¡(total ¡overflow) ¡ l MOF ¡(maximum ¡gedge-‑overflow) ¡ l WCI(A) ¡(Worst ¡conges0on ¡index) ¡ l U(A) ¡(Average ¡net-‑score) ¡
l ISPD-‑2008 ¡Global ¡Rou0ng ¡Benchmark ¡Suite ¡ l Four ¡academic ¡global ¡routers ¡
l FastRoute-‑4.1 ¡ l NTHU-‑2.0 ¡ l FGR-‑1.2 ¡ l NTUgr-‑1.1 ¡
UCSD VLSI CAD Laboratory – SLIP 2011
6
l Es0ma0on ¡on ¡stability ¡
l ShiS ¡the ¡origin ¡of ¡the ¡
l Constraint ¡on ¡offset: ¡all ¡
UCSD VLSI CAD Laboratory – SLIP 2011
7
Leftmost and Bottommost pin location from benchmark (0,0) Gx X Gy Rightmost and Topmost pin location from benchmark Gcell Y-Dimension: 40 Gcell X-Dimenson: 40
UCSD VLSI CAD Laboratory – SLIP 2011
8
1 2 3 4 5 6 7 (0,0) (0,10) (0,20) (0,30) (0,40) (0,50) (10,0) (10,10) (10,20) (10,30) (10,40) (10,50)
Max overflow (MOF) Offset
FastRoute NTHU 500 1000 1500 2000 (0,0) (0,10) (0,20) (0,30) (0,40) (0,50) (10,0) (10,10) (10,20) (10,30) (10,40) (10,50)
WCI(100) Offset
FastRoute NTHU 0.9999 0.99995 1 1.00005 1.0001 1.00015 1.0002 1.00025 1.0003 (0,0) (0,10) (0,20) (0,30) (0,40) (0,50) (10,0) (10,10) (10,20) (10,30) (10,40) (10,50)
U(20) Offset
FastRoute NTHU 100 200 300 400 500 (0,0) (0,10) (0,20) (0,30) (0,40) (0,50) (10,0) (10,10) (10,20) (10,30) (10,40) (10,50)
Total overflow (TOF) Offset
FastRoute NTHU
l Add ¡d ¡units ¡to ¡both ¡
l Effec0ve ¡capacity ¡of ¡every ¡
l Global ¡rou0ng ¡problem ¡
UCSD VLSI CAD Laboratory – SLIP 2011
9
38 38 38 38 39 39 39 39 38 38 38 38 38 38 38 38 39 39 39 39 39 39 39 39
Blockage: d = 1
UCSD VLSI CAD Laboratory – SLIP 2011
10 50 100 150 200 250 300 350 1 5 20
Total overflow (TOF) Resource noise ( = d)
FastRoute NTHU NTUgr FGR 200 400 600 800 1000 1200 1400 1 5 20
WCI(100) Resource noise ( = d)
FastRoute NTHU 0.999 0.9995 1 1.0005 1.001 1.0015 1.002 1 5 20
U(20) Resource noise ( = d)
FastRoute NTHU 0.5 1 1.5 2 2.5 1 5 20
Maximum overflow (MOF) Resource noise ( = d)
FastRoute NTHU NTUgr FGR
l Simple ¡scaling ¡of ¡X1 ¡benchmark ¡à
l Duplicate ¡all ¡pins ¡and ¡nets ¡of ¡the ¡original ¡benchmark ¡ l Double ¡the ¡capacity ¡and ¡blockages ¡of ¡gedges ¡
l Twice ¡the ¡X1 ¡solu0on ¡cost ¡is ¡an ¡upper ¡bound ¡on ¡the ¡
UCSD VLSI CAD Laboratory – SLIP 2011
11
Original X1 Benchmark X2-Scaled Benchmark
408 408 408 408 408 408 408 408 408 408 204 204 204 204
UCSD VLSI CAD Laboratory – SLIP 2011
12
5 10 15 20 25 X1 X2 X3 X4
Total overflow (TOF) Scaling factor
FastRoute NTHU NTUgr FGR ideal 1 2 3 4 5 6 X1 X2 X3 X4
Max overflow(MOF) Scaling factor
FastRoute NTHU NTUgr FGR ideal 5 10 15 20 25 30 X1 X2 X3 X4
WCI(100) Scaling factor
FastRoute NTHU NTUgr FGR ideal 1.00000 1.00010 1.00020 1.00030 1.00040 X1 X2 X3 X4
U(20) Scaling factor
FastRoute NTHU NTUgr FGR ideal
l Study ¡stability ¡and ¡scalability ¡of ¡four ¡global ¡routers ¡ l All ¡four ¡routers ¡show ¡room ¡for ¡improvement ¡ l Possible ¡reasons ¡leading ¡to ¡instability ¡
l Testcase-‑specific ¡parameter ¡tuning ¡
l Knobs ¡tuning ¡on ¡one ¡benchmark ¡may ¡lose ¡its ¡advantage ¡on ¡others ¡
l Over-‑reduc0on ¡of ¡conges0on ¡(reflects ¡ISPD ¡contest ¡metric) ¡
l Unnecessary ¡detours ¡and ¡over-‑sensi0vity ¡ l Routability ¡es0ma0on ¡allows ¡moderate ¡conges0on ¡(WL ¡within ¡10% ¡extension) ¡
l Unstable ¡metrics ¡
l TOF, ¡MOF, ¡WCI(100), ¡U(20) ¡all ¡vary ¡significantly ¡over ¡different ¡gcell ¡defini0ons ¡ l New ¡metrics ¡with ¡beker ¡stability ¡are ¡needed ¡to ¡facilitate ¡future ¡work ¡ UCSD VLSI CAD Laboratory – SLIP 2011
13
UCSD VLSI CAD Laboratory – SLIP 2011
14
UCSD VLSI CAD Laboratory – SLIP 2011
15
l
[1] ¡H.-‑M. ¡Chen, ¡H. ¡Zhou, ¡F. ¡Y. ¡Young, ¡D. ¡F. ¡Wong, ¡H. ¡H. ¡Yang ¡and ¡N. ¡Sherwani, ¡“Integrated ¡ Floorplanning ¡and ¡Interconnect ¡Planning”, ¡Proc. ¡IEEE/ACM ¡ICCAD, ¡1999, ¡pp. ¡354-‑357. ¡
l
[2] ¡Kusnadi ¡and ¡J. ¡D. ¡Carothers, ¡“A ¡Method ¡of ¡Measuring ¡Nets ¡Routability ¡for ¡MCM’s ¡General ¡ Area ¡Rou0ng ¡Problems”, ¡Proc. ¡ISPD, ¡1999, ¡pp. ¡186-‑194. ¡
l
[3] ¡J. ¡Lou, ¡S. ¡Thakur, ¡S. ¡Krishnamoorthy ¡and ¡H. ¡S. ¡Sheng, ¡“Es0ma0ng ¡Rou0ng ¡Conges0on ¡Using ¡ Probabilis0c ¡Analysis”, ¡IEEE ¡TCAD, ¡21(1) ¡(2002), ¡pp. ¡32-‑41. ¡
l
[4] ¡A. ¡B. ¡Kahng ¡and ¡X. ¡Xu, ¡“Accurate ¡Pseudo-‑Construc0ve ¡Wirelength ¡and ¡Conges0on ¡Es0ma0on”, ¡
l
[5] ¡J. ¡Westra, ¡C. ¡Bartels ¡and ¡P. ¡Groeneveld, ¡“Probabilis0c ¡Conges0on ¡Predic0on”, ¡Proc. ¡ISPD, ¡ 2004, ¡pp. ¡204-‑209. ¡ ¡
l
[6] ¡C.-‑W. ¡Sham, ¡F. ¡Y. ¡Young ¡and ¡J. ¡Lu, ¡"Conges0on ¡Predic0on ¡in ¡Early ¡Stages ¡of ¡Physical ¡ Design", ¡ACM ¡TODAES, ¡13(1) ¡(2009), ¡pp. ¡1-‑18. ¡
l
[7] ¡M. ¡Pan ¡and ¡C. ¡Chu, ¡“IPR: ¡An ¡Integrated ¡Placement ¡and ¡Rou0ng ¡Algorithm”, ¡Proc. ¡ACM/IEEE ¡ DAC, ¡2007, ¡pp. ¡59-‑62. ¡
l
[8] ¡M. ¡Wang ¡and ¡M. ¡Sarrafzadeh, ¡“Modeling ¡and ¡Minimiza0on ¡of ¡Rou0ng ¡Conges0on”, ¡Proc. ¡ ACM/IEEE ¡DAC, ¡2000, ¡pp. ¡185-‑190. ¡
l
[9] ¡G.-‑J. ¡Nam, ¡C. ¡Sze ¡and ¡M. ¡Yildiz, ¡“The ¡ISPD ¡Global ¡Rou0ng ¡Benchmark ¡Suite”, ¡Proc. ¡ISPD, ¡2008, ¡
l
[10] ¡Y. ¡Xu, ¡Y. ¡Zhang ¡and ¡C. ¡Chu, ¡“FastRoute ¡4.0: ¡Global ¡Router ¡with ¡Efficient ¡Via ¡Minimiza0on”, ¡
l
[11] ¡Y.-‑J. ¡Chang, ¡Y.-‑T. ¡Lee ¡and ¡T.-‑C. ¡Wang, ¡“NTHU-‑Route ¡2.0: ¡A ¡Fast ¡and ¡Stable ¡Global ¡Router”, ¡
l
[12] ¡J. ¡A. ¡Roy ¡and ¡I. ¡L. ¡Markov, ¡“High-‑Performance ¡Rou0ng ¡at ¡Nanometer ¡Scale”, ¡Proc. ¡IEEE/ACM ¡ ICCAD, ¡2007, ¡pp. ¡496-‑502. ¡
l
[13] ¡C.-‑H. ¡Hsu, ¡H.-‑Y. ¡Chen ¡and ¡Y.-‑W. ¡Chang, ¡“High-‑Performance ¡Global ¡Rou0ng ¡with ¡Fast ¡Overflow ¡ Reduc0on”, ¡Proc. ¡IEEE/ACM ¡ASPDAC, ¡2009, ¡pp. ¡582-‑587. ¡
UCSD VLSI CAD Laboratory – SLIP 2011
16
l Rou0ng ¡grid ¡modeling ¡
l Decomposi0on ¡of ¡design ¡area ¡ l Mapping ¡of ¡rectangles ¡into ¡gcells ¡(global ¡cells) ¡ ¡ l Other ¡parameters ¡
l gedges ¡(global ¡edges ¡), ¡gedge ¡capacity ¡, ¡gedge ¡overflow ¡ UCSD VLSI CAD Laboratory – SLIP 2011
17